fpga心得 上传者：披荆斩棘

内容简介

学习心得, FPGA同步复位和异步复位比较同步复位 sync异步复位 async特点复位信号只有在时钟上升沿到来时才能有效。无论时钟沿是否到来，只要复位信号有效，就进行复位。Verilog描述always@(posedge CLK)always@(posedge CLK , negedge Rst_n)优点1） 利于仿真器仿真。2） 因为只有在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的毛刺。3） 可以使所设计的系统成为100%的同步时序电路，有利于时序分析。1） 设计相对简单。2） 因为大多数目标器件库的dff都有异步复位端口，因此采用异步复位可以节省资源。3） 异步复位信号识别方便，而且可以很方便的使用FPGA的全局复位端口GSR。缺点1） 复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位任务。同时还要考虑，诸如：clk skew,组合逻辑路径延时,复位延时等因素。2）由于大多数的逻辑器件的目标库内的DFF都只有异步复位端口，所以，倘若采用同步复位的话，综合器就会在寄存器的数据输入端口插入组合逻辑，这样就会耗费较多的逻辑资源。...

TXT全本下载地址

• fpga心得TXT免费下载
• fpga心得TXT备用下载地

温馨提示

一、 点击下载TXTfpga心得全本版 保存至手机、平板电脑、电脑登设备进行离线阅读 ，扫描下方二维码 或用手机浏览器访问 www.kptxt.com进行手机在线阅读。
二、 声明： 《fpga心得》完结版由会员【 上传者：披荆斩棘 】上传，本网站为其提供的存储空间，该作品之版权与本站无任何关系。如作者、出版社认为本书侵权，请 点击联系本站 ，本站将在收到通知书后尽快删除您认为侵权的作品。